Bộ lọc số là một hệ thống tuyến tính bất biến rời rạc theo thời gian điển hình trong lĩnh vực xử lý tín hiệu số, đó là các thuật toán xử lý tín hiệu rời rạc mà máy tính có thể thực hiện được. Bài báo này giới thiệu một phương pháp thiết kế bộ lọc số FIR thông thấp bằng công cụ Altera’s DSP Builder trong môi trường Simulink của MATLAB và chuyển đổi sang ngôn ngữ mô tả phần cứng VHDL định hướng nhúng vào kit FPGA thông qua phần mềm QUARTUS II.