Trường Đại học Khoa học, Đại học Huế
Toán - Công nghệ thông tin - Vật lý - Kiến trúc
THIẾT KẾ BỘ XỬ LÝ ĐA LÕI TĂNG TỐC CHO THUẬT TOÁN SHA-256 SỬ DỤNG BỘ NHỚ CỤC BỘ VÀ TÍNH TOÁN SONG SONG TOÀN PHẦN
https://doi.org/10.64302/joshusc.v31n1e.1340
Phan Văn Đại, Khổng Thị Thu Thảo
Email: vandai2995@gmail.com
SHA-256 là một trong những thuật toán dùng để kiểm chứng tính toàn vẹn dữ liệu được sử dụng rộng rãi nhất hiện nay. Để đạt hiệu năng cao, nhiều hệ thống triển khai SHA-256 trực tiếp trên phần cứng. Tuy nhiên, tốc độ xử lý thường bị giới hạn do khối lượng tính toán lớn. Bên cạnh đó, thuật toán đòi hỏi nhiều vòng lặp trên cùng một dữ liệu, dẫn đến việc phải truyền dữ liệu liên tục giữa bộ tăng tốc và bộ nhớ ngoài khi không có bộ nhớ cục bộ. Để giải quyết vấn đề này, bài báo đề xuất một kiến trúc ALU kết hợp tính toán song song toàn phần với các tầng pipeline, nhờ đó nâng cao tốc độ xử lý SHA-256. Ngoài ra, một khối bộ nhớ cục bộ được bố trí gần ALU để giảm thiểu truy cập bộ nhớ ngoài trong quá trình lặp tính toán. Nhằm đạt tốc độ băm cao hơn, thiết kế còn được mở rộng thành bộ tăng tốc SHA-256 đa lõi dựa trên SoC. Kết quả thực nghiệm cho thấy bộ tăng tốc của chúng tôi đạt mức cải thiện cao nhất, với tốc độ xử lý tăng gấp 31,2 lần và hiệu suất phần cứng tăng gấp 12,42 lần so với các công trình trước đây.
mucluc.pdf
